[남궁선 교수] 10 nm(나노미터) 채널 반도체 소자 제조 기술 개발!

UNIST·美미네소타주립대, 원자층증착법으로 초미세 반도체 전극 패턴 제작 실리콘 반도체칩 대체하는 초소형 반도체칩 기술 등에 응용가능 .... ACS Nano 게재
March 31, 2021  |  편집위원
물리학과 남궁 선 교수는 미연구진과 공동으로 빔공정이 없이 반도체 소자를 패터닝할 수 있는 기술을 개발했다.

물리학과 남궁 선 교수는 미연구진과 공동으로 빔공정이 없이 반도체 소자를 패터닝할 수 있는 기술을 개발했다.

손톱만한 반도체칩 안에는 최대 수십억 개의 미세소자(트랜지스터, 다이오드)가 들어있다. 이 미세소자는 여러 층의 재료 속에 그려진 패턴 형태로 존재한다. 패턴 제조를 위해서는 빔(빛)으로 모양을 그리는 공정이 필요한데, 최근 국제 공동 연구진이 고가의 빔 공정이 필요 없는 초미세 패턴 제조 기술을 개발해 눈길을 끈다.

UNIST(총장 이용훈) 물리학과 남궁선 교수와 美 미네소타주립대 연구진은 물질을 여러 번 얇게 입히는 공정(원자층증착법)만으로 반도체 패턴 제조가 가능한 기술을 개발했다. 빔 기반 기술보다 간편하고 저렴하며, 원자층을 입히는 횟수로 채널 폭(전극 간 간격)을 나노미터 단위로 바꿀 수 있다. 또 이 방식은 실리콘 대신 2차원 반도체 물질을 쓴 신개념 반도체 소자 제작에도 매우 유리하다.

그림1. 초미세 반도체 전극구조 제작 과정 및 2차원 소자 제작

그림1. 초미세 반도체 전극구조 제작 과정 및 2차원 소자 제작

또 연구팀은 이를 트랜지스터 기반 광 검출기로도 응용했다. 초미세 트랜지스터 전극 사이의 강한 전기장이 빛에 의해 생성된 전하 입자들을 효과적으로 분리해 검출 성능을 향상시킬 수 있었다. 광 검출기는 빛을 전류(전하입자)의 형태로 검출하는 소자로 초고속 광통신 등에 필수적이다.

제1저자인 남궁 교수는 “기존의 반도체 공정 기술인 원자층증착법을 활용해 균일한 나노미터 단위의 전극 구조를 대량으로 생산할 수 있는 기술”이라며 “반도체 구조 소형화 및 초소형 광통신 모듈, 광학반도체칩 개발에 도움이 될 수 있을 것”이라고 기대했다.

이번 연구는 나노·재료 분야의 권위 학술지인 에이씨에스 나노 (ACS Nano) 에 2월 24일자로 온라인 공개돼 정식출판을 앞두고 있다. 연구 수행은 한국연구재단 이공분야기초연구사업 및 UNIST 신임교원정착과제를 통해 이루어졌다.